CISC और RISC में क्या अंतर है?


जवाब 1:

RISC आम तौर पर रजिस्टरों से / के लिए "लोड-स्टोर" है। आम तौर पर तीन रजिस्टर का उपयोग किया जाता है जैसे कि ADD R1 = R2 + R3, लोड और स्टोर एक निर्देश में उपयोग किए गए केवल दो रजिस्टरों के साथ अपवाद नहीं हो सकता है या नहीं भी हो सकता है।

CISC आमतौर पर मेमोरी पतों से मूल्यों के साथ गणना करने की अनुमति देता है, उन्हें पहले रजिस्टर में लाने की आवश्यकता नहीं है। इसमें अधिक (जटिल) एड्रेसिंग मोड भी हो सकते हैं, जो एक से अधिक रजिस्टरों को एड्रेस जेनरेशन के लिए अनुमति देता है।

CISC आम तौर पर दो-ऑपरेंड है, उदाहरण के लिए ADD के पास एक ही रजिस्टर (या मेमोरी एड्रेस) है, जिसका इस्तेमाल गंतव्य के लिए किया जाता है, लेकिन स्रोत में से एक के लिए भी इसका उपयोग किया जाता है।

यह एक बड़ा सौदा हुआ करता था, और RISC ने हार्डकोड और CISC को माइक्रोकोड का उपयोग किया।

अब CISC के लिए माइक्रोआर्किटेक्चर, कम से कम x86 (यदि सभी CISC उपयोग में नहीं है, जिसका अर्थ है कि IBM केवल अन्य जीवित CISC मेनफ़्रेम; microcontrollers एक अपवाद हो सकता है) microops (micro / RICC- जैसे संचालन) के निर्देशों को तोड़ता है, जो आउट-ऑफ-शेड्यूल कर सकता है मूल माइक्रोकोड के विपरीत -ऑर्डर।

आरआईएससी भी ऐसा कर सकता है, जैसे कि नए एआरएम (पहले नहीं था), इसलिए अंतर उनके द्वारा किए जाने की तुलना में कम है।

मूल ARM का कोई पूर्णांक विभाजन निर्देश नहीं था क्योंकि यह बहुत जटिल था, फ्लोटिंग पॉइंट के लिए किसी को भी जाने दें। RISC में R के लिए अब कम [जटिलता] अस्थायी बिंदु के रूप में कम लागू होता है और सभी प्रमुख RISC CPU वर्ग आकार और त्रिकोणमिति निर्देशों तक भी समर्थन करते हैं।


जवाब 2:

CISC किसी दिए गए इंस्ट्रक्शन साइज़ से अधिक से अधिक काम करने के लिए अनुकूलित है। ऐसा इसलिए है क्योंकि सीपीयू के पास कैश वापस नहीं था, और मेमोरी से निर्देशों को पढ़ने में कई चक्र लगेंगे, इसलिए जब तक यह कॉम्पैक्ट था तब तक कई राज्य परिवर्तनों के साथ एक जटिल निर्देश समस्या नहीं थी।

RISC CPU के लिए अनुकूलित है कि * do * में एक निर्देश कैश है, और जो अड़चन को बदलता है: कैश आपको आसानी से हर चक्र में 64 और 128 बिट डेटा दे सकता है - जब तक यह संरेखित है। जब तक कोई निर्भरता न हो, तब तक आप प्रति चक्र 1 या 2 निर्देश भी चला सकते हैं, इसलिए साफ निर्देश कि केवल एक राज्य परिवर्तन तेजी से हो सकता है।


जवाब 3:

CISC किसी दिए गए इंस्ट्रक्शन साइज़ से अधिक से अधिक काम करने के लिए अनुकूलित है। ऐसा इसलिए है क्योंकि सीपीयू के पास कैश वापस नहीं था, और मेमोरी से निर्देशों को पढ़ने में कई चक्र लगेंगे, इसलिए जब तक यह कॉम्पैक्ट था तब तक कई राज्य परिवर्तनों के साथ एक जटिल निर्देश समस्या नहीं थी।

RISC CPU के लिए अनुकूलित है कि * do * में एक निर्देश कैश है, और जो अड़चन को बदलता है: कैश आपको आसानी से हर चक्र में 64 और 128 बिट डेटा दे सकता है - जब तक यह संरेखित है। जब तक कोई निर्भरता न हो, तब तक आप प्रति चक्र 1 या 2 निर्देश भी चला सकते हैं, इसलिए साफ निर्देश कि केवल एक राज्य परिवर्तन तेजी से हो सकता है।